METHOD AND DEVICE FOR TESTING SEMICONDUCTOR DEVICE

Publication number: JP6088856 Publication date: 1994-03-29

Inventor: KAGENISHI YUKIHIRO; KISHIMOTO MIKIO

Applicant: MATSUSHITA ELECTRONICS CORP

Classification:

- international: G01K13/00; G01R31/26; H01L21/326; H01L21/66;

H01L21/822; H01L27/04; H01L35/00; H01L21/66; G01K13/00; G01R31/26; H01L21/02; H01L21/66; H01L21/70; H01L27/04; H01L35/00; H01L21/66; (IPC1-7): G01R31/26; G01K13/00; H01L21/326; H01L21/66;

H01L27/04; H01L35/00


- European:

Application number: JP19920239188 19920908 Priority number(s): JP19920239188 19920908

Report a data error here

Abstract of JP6088856

PURPOSE: To improve testing conditions and the accuracy of service life prediction at the time of testing the characteristics of a semiconductor device. CONSTITUTION:The characteristic change of a semiconductor device 1 with time is tested by installing the device 1 in a container 2 and applying a prescribed voltage across the device 1. A resistor (or diode) for detecting substrate temperature is formed on the device 1 and temperature control means 3 controls the temperature in the container 2 to a constant level. Therefore, noncoincidence of testing temperature caused by the heat generated by the device 1 can be avoided and the accuracy of predicting the service life of the device 1 can be improved.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-88856

(43)公開日 平成6年(1994)3月29日


(51) Int.Cl. ⁵		識別記号	庁内整理番号	FΙ		技術表示箇所
G 0 1 R	31/26	Н	9214-2G			
G 0 1 K	13/00		$7267 - 2 \mathrm{F}$			
H01L	21/326		8617-4M			
	21/66	Н	7377 - 4M			
		Т	7377 – 4M			
				審査請求	未請求	: 請求項の数4(全 5 頁) 最終頁に続く
(21)出願番号		特願平4-239188		(71) {	出願人	000005843
						松下電子工業株式会社
(22)出願日		平成4年(1992)9月8日				大阪府高槻市幸町1番1号
				(72) §	発明者	蔭西 幸博
						大阪府門真市大字門真1006番地 松下電子
						工業株式会社内
				(72) §	発明者	岸本 幹夫
						大阪府門真市大字門真1006番地 松下電子
						工業株式会社内
				(74)1	代理人	弁理士 前田 弘 (外2名)
				1		

(54) 【発明の名称】 半導体デバイスの試験方法および試験装置

(57)【要約】

【目的】 半導体デバイスの特性試験において、試験条 件を改善し、寿命予測の正確度を向上させる。

【構成】 半導体デバイス1を格納容器2内に設置し、 半導体デバイス1に所定の電圧を印加して、半導体デバ イス1の特性の経時変化を試験する。半導体デバイス1 に基板温度を検出する抵抗体8(又はダイオード)を形 成し、温度制御手段3により、基板温度が一定となるよ う格納容器2内の温度を制御する。これにより、半導体 デバイス1の発熱に起因する試験温度の不一致を回避 し、寿命予測の正確度を向上させる。



- 半導体デバイス
- 温度制御技管(温度制御手段)
- 電視技術
- 半導体基板
- 10 温度検知部 (基板温度検出手段)

1

【特許請求の範囲】

. .

【請求項1】 被試験体である半導体デバイスを格納容器内に設置し、

半導体デバイスに所定の電圧を印加して、

上記半導体デバイス内の半導体基板の温度を検出し、

検出された半導体基板温度が一定値になるよう上記格納 容器内を加熱・冷却して、

時間の経過に対する半導体デバイスの特性の変化を試験することを特徴とする半導体デバイスの試験方法。

【請求項2】 被試験体である半導体デバイスを格納容 10 器内に設置し、半導体デバイスに所定の電圧を印加して、時間の経過に対する半導体デバイスの特性の変化を試験するようにした半導体デバイスの試験装置であって、

上記半導体デバイス内の半導体基板の温度を検出する基 板温度検出手段と、

該基板温度検出手段の出力を受け、上記格納容器内を加熱・冷却して、半導体基板温度が一定値になるよう制御する温度制御手段とを備えたことを特徴とする半導体デバイスの試験装置。

【請求項3】 請求項2記載の半導体デバイスの試験装置において、

基板温度検出手段は、半導体基板の表面に形成された不 純物拡散領域からなる抵抗体を有することを特徴とする 半導体デバイスの試験装置。

【請求項4】 請求項2記載の半導体デバイスの試験装置において、

基板温度検出手段は、半導体基板の表面に形成された互いに異なる極性の2種類の不純物拡散領域からなるダイオードを有することを特徴とする半導体デバイスの試験 30 装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体デバイスの信頼 性加速用の試験方法と、その試験装置に関するものであ る。

[0002]

【従来の技術】近年、特にDRAMを初めとする半導体デバイスの髙信頼性に対する要求には厳しいものがある。

【0003】半導体デバイスの場合、摩耗故障は少なく、初期故障と偶発故障とが特に問題となるが、初期故障を除くことで高信頼性を得るために、スクリーニングと呼ばれる試験方法が実施されている。このスクリーニングの目的は、熱的ストレスおよび電気的ストレスが半導体デバイスに加えられたとき、これらのストレスで簡単に劣化してしまうような不具合(潜在不良)を除去することにある。

【0004】最も効果的なスクリーニング方法の一つとして、例えばバーンイン法がある。この方法は、通常、

半導体デバイスの電源電圧を7.5 V程度に加速し、環境温度を125℃として実施される。一方、電源電圧が定格最大で5.5 V程度、環境温度125℃として行われる高温動作寿命試験法もあるが、上記パーンイン法は高温動作寿命試験法に比べて、約1000倍の寿命加速係数があるとされている。

[0005]

【発明が解決しようとする課題】上述のような半導体デバイスの試験方法では、寿命加速するために温度を上げた環境に半導体デバイスを設置して試験するが、そのとき、半導体デバイスを構成する半導体基板ではなく、半導体デバイスが設置された格納容器つまり環境の温度を測定し、環境温度を一定に保持して実施されている。

【0006】しかるに、近年の半導体デバイスの高集積化や高機能化に伴い、半導体デバイスの消費電力が増大し、電源電圧に印加により生じる半導体基板温度の上昇が顕著となってきている。そのため、半導体デバイス間で消費電力つまり発熱量に差があると、環境温度が同じでも、半導体デバイス内の半導体基板の温度が互いに大きく異なることがある。かかる場合、一見同じ環境下にみえても、半導体基板温度が違うために試験条件が異なることになり、同一条件下における寿命として評価するのが無意味である。このため、半導体デバイスの寿命予想値が不正確になるという問題があった。

【0007】本発明は斯かる点に鑑みてなされたものであり、その目的は、半導体基板温度を一定に保持する手段を講じ、その温度を試験温度とすることにより、半導体デバイスの発熱量の差に起因する評価の誤差を是正することにある。

0 [0008]

【課題を解決するための手段】上記目的を達成するため 請求項1の発明の講じた手段は、半導体デバイスの試験 方法として、被試験体である半導体デバイスを格納容器 内に設置し、半導体デバイスに所定の電圧を印加して、 上記半導体デバイス内の半導体基板の温度を検出し、検 出された半導体基板温度が一定値になるよう上記格納容 器内を加熱・冷却して、時間の経過に対する半導体デバ イスの特性の変化を試験する方法とした。

【0009】請求項2の発明の講じた手段は、図1に示 40 すように、被試験体である半導体デバイス1を格納容器 2内に設置し、半導体デバイス1に所定の電圧を印加し て、時間の経過に対する半導体デバイス1の特性の変化 を試験するようにした半導体デバイスの試験装置を対象 とする。

【0010】そして、上記半導体デバイス1内の半導体 基板6の温度を検出する基板温度検出手段10と、該基 板温度検出手段10の出力を受け、上記格納容器2内を 加熱・冷却して、半導体基板温度が一定値になるよう制 御する温度制御手段3とを設ける構成としたものであ 50 る。 .3

【0011】請求項3の発明の講じた手段は、上記請求項2の発明において、基板温度検出手段10を、半導体基板の表面に形成された不純物拡散領域からなる抵抗体を有するものとしたものである。

【0012】請求項4の発明の講じた手段は、上記請求項2の発明において、基板温度検出手段10を、半導体基板の表面に形成された互いに異なる極性の2種類の不純物拡散領域からなるダイオードを有するものとしたものである。

[0013]

. . .

【作用】以上の構成により、請求項1の発明では、格納容器2内の環境温度を一定値に保持するのではなく、半導体基板6の温度を一定値に保持するよう格納容器2内の温度(環境温度)が制御されるので、試験条件として比較するための試験温度が実際の半導体基板6の温度となり、半導体デバイス1の発熱量の差に起因する試験温度のずれを招くことがなく、寿命予測の正確度が向上することになる。

【0014】請求項2の発明では、温度制御手段10により、半導体基板6の温度を一定に保持するよう格納容 20器2内の温度が制御されるので、上記請求項1の発明と同様の作用が得られることになる。

【0015】請求項3の発明では、上記請求項2の発明において、半導体基板6の温度が半導体基板6の表面に形成した不純物拡散層からなる抵抗体を利用して検出される。その場合、抵抗体を構成する不純物拡散層は、NMOS, CMOS等の半導体デバイスを形成する工程において同時に形成されるものであり、特に抵抗体を形成するための工程を追加する必要がなく、製造が容易となるとともに、抵抗体の電流一電圧特性は線形特性を有す 30るので、バラツキが少なく安定した精度で基板温度が検出されることになる。

【0016】 請求項4の発明では、上記請求項2の発明において、半導体基板6の温度が半導体基板6の表面に形成された互いに極性の異なる2種類の不純物からなるダイオードを利用して検出される。その場合、ダイオードを構成する異なる極性の2種類の不純物拡散層は、CMOS等の半導体デバイスを形成する工程において同時に形成されるものであり、特にダイオードを形成するための工程を追加する必要はなく、製造が容易となるとと40もに、ダイオードは非線形な電流一電圧特性を有するので、利得の高い領域となるような適切なバイアスを印加することにより、精度の高い温度検出器を構成することが可能になる。

[0017]

【実施例】以下、本発明の実施例について、図面に基づき説明する。

【0018】図1は、本発明の実施例に係る半導体デバイスの試験装置の構成を示す。同図において、1は半導体デバイス、2は格納容器であって、上記半導体デバイ 50

ス1は、この格納容器2内で外部とは熱的に遮断された 環境下にあるように収納されている。また、3は格納容器2内の温度を制御する温度制御装置であって、該温度 制御装置3で加熱・冷却した空気を格納容器2内を循環 させることにより、格納容器2中の環境温度を調節する ようになされている。さらに、5は上記半導体デバイス 1に所定の試験電圧を印加するための電源装置である。

【0019】また、本発明の特徴として、上記半導体デバイス1と温度制御装置3との間は、信号配線4により 10 接続されていて、半導体デバイス1内の温度に応じて、 温度制御装置3の温度制御を行うようになされている。

【0020】ここで、温度制御の内容について、図2に基づき説明する。図2は半導体デバイス1の主要部である半導体基板6の構成を示し、7は半導体デバイス本来の機能を備えた部分である主回路部、10は半導体基板6の表面に形成された基板温度検出手段としての温度検知部であって、該温度検知部10は、不純物拡散領域からなる抵抗体8と、検出温度を出力する出力回路部9とを備えている。

⑦ 【0021】次に、半導体デバイス1の試験方法と、上 記試験装置の作動とについて説明する。

【0022】半導体デバイス1内の半導体基板6の温度 (半導体基板温度)は、その電気的動作の初期には、設 置された格納容器2の環境温度と同じ温度にあるが、そ の主回路部7の電気的動作に伴って発生する熱により、 次第に半導体基板6は温度が上昇する。温度検知部9内 において、この半導体基板6の温度の変化は、その表面 に形成された不純物拡散領域からなる抵抗体8の抵抗値 の変化として検出される。そして、出力回路部9により、半導体基板6の温度に関する信号が電気信号として 出力され、信号線4を介して外部の温度制御装置3に入 力されると、温度制御装置3により、この半導体デバイ ス1を構成する半導体基板6の温度を一定値に保持する ように、格納容器2内の環境温度を制御する。

【0023】したがって、上記実施例では、格納容器2内の環境温度を一定値に保持するのではなく、半導体基板6の温度を一定値に保持するよう環境温度が制御されるので、試験条件として比較するための試験温度が実際の半導体基板6の温度となり、格納容器2内の温度で比較する場合のような半導体デバイス1の発熱量の差に起因する試験温度のずれを招くことがなく、寿命予測の正確度の向上を図ることができる。

【0024】なお、上記実施例では、半導体基板6の温度を検出する基板温度検出手段を、半導体基板6の表面に形成した不純物拡散層からなる抵抗体8を有するものとしたが、本発明はかかる実施例に限定されるものではない。

【0025】ただし、基板温度検出手段を上記のような抵抗体8を有するものとした場合、抵抗体を構成する不純物拡散層は、NMOS, CMOS等の半導体デバイス

5

を形成する工程において同時に形成されるものであり、 特に抵抗体を形成するための工程を追加する必要がない。よって、製造の容易化を図ることができる。

【0026】また、その特性は、線形特性を有し、パラ ツキが少なく安定した精度で基板温度を検出しうる温度 検出器を構成することができる。

【0027】なお、実施例は省略するが、半導体基板の温度を検出する手段として、半導体基板6の表面に形成された互いに極性の異なる2種類の不純物からなるダイオードを有するものとしてもよい。その場合、ダイオー 10ドを構成する異なる極性の2種類の不純物拡散層は、CMOS等の半導体デバイスを形成する工程において同時に形成されるものであり、特にダイオードを形成するための工程を追加する必要はない。

【0028】また、その特性は非線形な電流-電圧特性を有し、利得の高い領域となるような適切なパイアスを印加することにより、精度の高い温度検出器を構成することができる。

【0029】なお、格納容器2や温度制御装置3等の構成は上記実施例に限定されるものでないことはいうまで 20もない。

[0030]

【発明の効果】以上説明したように、請求項1の発明によれば、半導体デバイスの試験方法として、半導体デバイスを格納容器内に設置して所定の電圧を印加する一方、半導体デバイス内の半導体基板の温度が一定値になるよう格納容器内を加熱・冷却して、半導体デバイスの特性試験を行うようにしたので、試験条件として比較するための試験温度が実際の半導体基板の温度となり、半導体デバイスの発熱量の差に起因する試験温度のずれを30招くことなく、寿命予測の正確度の向上を図ることができる。

【0031】 請求項2の発明によれば、半導体デバイスの試験装置として、半導体デバイス内の半導体基板の温度を検出する手段を設け、さらに、上記格納容器内を加

熱・冷却して、半導体基板温度が一定値になるよう制御 する手段を設ける構成としたので、上記請求項1の発明 と同様の効果を発揮することができる。

【0032】 請求項3の発明によれば、上記請求項2の発明において、半導体基板の温度を検出する手段を、半導体基板の表面に形成した不純物拡散層からなる抵抗体を有するものとしたので、NMOS, CMOS等の半導体デバイスを形成する工程において同時に形成される抵抗体を利用して製造の容易化を図ることができるとともに、抵抗体の線形の電流一電圧特性を利用して、バラツキが少なく安定した精度で基板温度を検出することができる。

【0033】 請求項4の発明によれば、上記請求項2の発明において、半導体基板の温度を検出する手段を、半導体基板の表面に形成された互いに極性の異なる2種類の不純物からなるダイオードを有するものとしたので、CMOS等の半導体デバイスを形成する工程において同時に形成されるダイオードを利用して製造の容易化を図ることができるとともに、ダイオードの非線形な電流ー電圧特性を利用して、利得の高い領域となるような適切なバイアスを印加することにより、高い精度で基板温度を検出することができる。

【図面の簡単な説明】


【図1】実施例に係る半導体デバイスの試験装値の縦断 面図である。

【図2】実施例に係る半導体デバイスの概略構成を模型 的に示す図である。


【符号の説明】

- 1 半導体デパイス
- 2 格納容器
 - 3 温度制御装置(温度制御手段)
- 5 電源装置
- 6 半導体基板
- 8 抵抗体
- 10 温度検知部(基板温度検出手段)

[図2]



[図1]



- 半導体デバイス 格納容器
- 2 格納容器 3 温度制御技置 (温度制御手段) 5 電源芸院 6 半導体基板
- 8 抵抗体
- 10 温度検知部 (基板温度検出手段)

フロントページの続き

. . .

٠.,

(51) Int. Cl. ⁵	識別記号 庁内整	理番号 FI	技術表示箇所
H 0 1 L 27/04	T 8427-	-4M	
35/00	S 9276-	-4M	